在先進邏輯、記憶體與封裝製程中，「微孔（Micro Vias）」是支撐晶片互連密度成長的核心結構。隨著製程尺度持續縮小，電路不再僅依賴平面金屬線路，而逐漸轉向三維堆疊與高密度垂直互連。微孔作為跨層連通的金屬通道，其幾何尺寸、形貌與導電品質直接影響晶片的延遲、能耗與可靠度。
🔍 微孔的技術定義與典型規格
微孔泛指 直徑約 0.5–30 μm 的高深寬比垂直孔洞，常見於：
BEOL（金屬層）中的跨層 via（<1 μm）
Fan-Out / RDL 中的 μ-via（2–10 μm）
2.5D/3D 封裝中 Chiplet 互連結構
高頻封裝中的接地/訊號通孔
微孔的製造通常涉及以下工藝：
蝕刻： DRIE（Bosch process）、RIE
金屬沉積： PVD（如 Ti/TiN barrier）、ALD、電鍍銅
介電保護： 低-k 材料、氧化層、聚合物介電層
⚙ 微孔在晶片與封裝中的工程價值
- 提升金屬互連密度與 RC 效能
先進節點（5 nm、3 nm）使用多層金屬堆疊，高密度 via 是決定 RC delay、訊號完整性（SI）及電源完整性（PI）的主要因素。
微孔形貌會影響金屬填充空洞（void）風險
側壁粗糙度（LER/LSR）會提升電阻與雜訊
微孔可靠度需滿足 electromigration 與 TDDB 壓力
- 支撐小線寬、高密度互連架構
當線寬縮小，via 需同步縮小，並維持：
合適的深寬比
足夠的 barrier/thin liner 均勻性
界面導電品質
這些都是決定先進節點製程成功的重要因素。
- 先進封裝（Fan-Out / Chiplet / HBM）對微孔需求快速增加
尤其在高頻寬記憶體（HBM）與 chiplet 互連中：
μ-via pitch 持續縮小
RDL 層數增加
銅填充與界面應力需精準控制
微孔可靠度直接影響整體封裝良率與系統效能。
🧾 總結
微孔技術代表現代晶片垂直互連能力，是高密度金屬線路、2.5D/3D 封裝與異質整合的基礎單元。其製程控制能力將持續決定未來半導體在速度、能耗與可靠度上的突破。
